con. US 5,559,736

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-287989

(43)Date of publication of application: 31.10.1995

(51)Int.CI.

G11C 16/06 H01L 27/115 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 06-081617

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

20.04.1994

(72)Inventor: MATSUKAWA HISAHIRO

IMAMIYA KENICHI


WATANABE TOSHIHARU

MATSUI NORIHARU

(54) NON-VOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To prevent the over write-in by narrowing distribution of threshold value voltage after the write-in. CONSTITUTION: After A control circuit 21 writes data in a desired memory cell of a memory cell array 14, verifies threshold value voltage of a memory cell in which data is written. Consequently, when a memory cell having a threshold value voltage higher than the power supply voltage is detected, a erasing voltage generating circuit 20 supplies negative erasing voltage -Vpp to a memory cell in which data is written for a short time, the threshold value voltage is slightly lowered. Therefore, the over write-in is prevented and distribution of threshold value voltage can be narrowed.



LEGAL STATUS

[Date of request for examination]

07.10.1998

[Date of sending the examiner's decision of

13.03.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-287989

(43)公開日 平成7年(1995)10月31日

(51) Int.Cl.⁶

識別配号

庁内整理番号

FΙ

技術表示箇所

G11C 16/06 H01L 27/115 21/8247

G11C 17/00

510 A

H01L 27/10

434

審査請求 未請求 請求項の数7 OL (全 9 頁) 最終頁に続く

(21)出願番号

特願平6-81617

(22)出魔日

平成6年(1994)4月20日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 松川 尚弘

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 今宮 賢一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 渡辺 寿治

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 不揮発性半導体記憶装置

(57) 【要約】

【目的】この発明の目的は、書き込み後の閾値電圧の分 布を狭くし、過書き込みを防止することが可能な不揮発 性半導体記憶装置を提供する。

【構成】制御回路21はメモリセルアレイ14の所望の メモリセルにデータを書き込んだ後、データを書き込ん だメモリセルの閾値電圧をベリファイする。この結果、 閾値電圧が電源電圧より高いメモリセルが検出された場 合、消去電圧発生回路20はデータを書き込んだメモリ セルに負の消去電圧-Vppを短時間供給し、閾値電圧を 若干下げる。したがって、過書き込みを解消して閾値電 圧の分布を狭めることができる。



【特許請求の範囲】

【請求項1】 制御ゲート及び浮遊ゲートを有する複数 のメモリセルがマトリクス状に配置され、1つのワード 線に複数のメモリセルの制御ゲートが接続されたメモリ セルアレイと、

1

前記複数のメモリセルのうち、同時に選択された複数の メモリセルの浮遊ゲートにデータを書き込む書き込み手 段と、

前記データを書き込んだメモリセルに対して消去電圧を 短時間供給し、メモリセルの閾値電圧を若干低下させる 10 消去手段とを具備することを特徴とする不揮発性半導体 記憶装置。

【請求項2】 前記書き込み手段は、選択されたメモリ セルの制御ゲートに高電位を供給する正の電位発生手段 を有し、前記消去手段は選択されたメモリセルの制御ゲ ートに負の高電位を供給する負の電位発生手段を有する ことを特徴とする請求項1記載の不揮発性半導体記憶装 置。

【請求項3】 前記消去手段は、1つの行線に接続され た複数のメモリセルに同時に負の髙電位を供給すること 20 を特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】 前記消去手段は、複数の行線に接続され た複数のメモリセルに同時に負の高電位を供給すること を特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項5】 前記書き込み手段は、データの書き込み 後、メモリセルの閾値電圧を検出する検出手段を有し、 前記消去手段はこの検出手段によって閾値電圧が所定の 電圧より高いメモリセルが検出された場合、負の高電位 を選択されたメモリセルの制御ゲートに供給することを 特徴とする請求項1記載の不揮発性半導体記憶装置。

前記消去手段は、閾値電圧が最も低いメ 【請求項6】 モリセルの閾値電圧を0.1V~0.2V低下させるに 要する時間だけ複数のメモリセルに消去電圧を供給する ことを特徴とする請求項1記載の不揮発性半導体記憶装 置。

【請求項7】 前記消去手段は、メモリセルの制御ゲー トに0Vを供給し、基板に高電圧を供給してデータを消 去することを特徴とする請求項1記載の不揮発性半導体 記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、例えばフラッシュメ モリに適用される不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】図8は、NAND型EEPROMを示す ものである。1NANDは複数のメモリセルMCの電流 通路を互いに直列接続し、これら直列接続されたメモリ セルの両端に第1、第2の選択ゲートSG1、SG2を 配置した構成とされている。各NANDを構成する第1 の選択ゲートSG1はビット線BL0、BL1、BL2 50

にそれぞれ接続され、第2の選択ゲートSG2はそれぞ れ接地されている。各NANDを構成するメモリセルの コントロールゲート (制御ゲート) はそれぞれワード線 WLC、WLi、WL2~Wlinに接続されている。第 1の選択ゲートSG1の各ゲートは第1の選択線SL1 に接続され、第2の選択ゲートSG2の各ゲートは第2 の選択線SL2に接続されている。

【0003】上記構成において、メモリセルに記憶され ているデータを読み出す場合について説明する。先ず、 ワード線WL2に接続されたメモリセルからデータを読 み出す場合、ワード線WL2に0Vを印加し、その他の 全ワード線、全ピット線、全第1、第2の選択線に電源 Vcc、例えば5 Vを印加する。非選択ワード線に接続さ れたメモリセルはトランスファーゲートとして動作し、 これらトランスファーゲートによって、選択されたワー ド線WL2に接続されたセルトランジスタからデータが 読出される。すなわち、セルトランジスタがオンかオフ かによってデータ"1"または"0"を判別する。した がって、データ"1"を記憶したメモリセルの閾値電圧 は負であり、データ"0"を記憶したメモリセルの閾値 電圧は正でなければならない。また、トランスファーゲ ートとしてメモリセルの閾値電圧は0VとVccの中間電 位でなければならない。

【0004】一方、メモリセルにデータを書き込む場 合、1ワード線毎に書き込みが行われる。例えばワード 線WL2に接続されたメモリセルからデータを読み出す 場合、ワード線WL2に20Vを印加し、その他の全ワ ード線を10V、第1の選択線SL1に12V、第2の 選択線SL2に0Vを印加する。ビット線BL0、BL 1、BL2の電位がそれぞれ例えば0V、10V、0V である場合、メモリセルMCzu、MC22のチャネル とコントロールゲート間の電位差が20Vとなり、これ らメモリセルMC20、MC22のフローティングゲー ト (浮遊ゲート) にF-N (Fowler-Nerdheim) トンネリ ングによって電子が注入される。メモリセルMC21は チャネルとコントロールゲート間の電位差が小さいため トンネル現象が生じず、フローティングゲートに電子が 注入されない。

【0005】ところで、各メモリセルは同一電圧を印加 した場合においても電子の注入量が相違し、閾値電圧が 一定しない。閾値電圧がばらつく原因としては、コント ロールゲートとフローティングゲート間の容量と、基板 とフローティングゲート間の容量との比が一定しないこ とが考えられる。したがって、ワード線に高電位が印加 された場合、フローティングゲートの電位がメモリセル 毎に相違し、電子の注入量が異なるものと考えられる。 【0006】そこで、書き込み動作が終了すると、上述 した閾値電圧の条件を満足しているか否かメモリセルか らデータが読み出されベリファイされる。ベリファイの 結果、データが正しく書き込まれていない場合、データ

20

3

"0"を書き込むメモリセルの閾値電圧の下限が例えば 0. 5 Vを越えるまで、上記書き込み動作が繰り返され る。

[0007]

【発明が解決しようとする課題】しかしながら、上記方 法によってデータを書き込む場合、メモリセルの閾値電 圧のばらつきが大きいと、データ"0"を書き込むメモ リセルの閾値電圧の下限が0.5Vを越えた際、データ "0"を書き込むメモリセルの閾値電圧の上限が電源電 圧Vccを越えてしまうことがある。このように過書き込 10 みされたメモリセルは、データの読み出し時、トランス ファーゲートとして動作しないため、そのメモリセルを 含む1NANDのデータを読み出すことができなくなっ てしまう問題を有している。

【0008】この発明は、上記従来の課題を解決するも のであり、その目的とするところは、書き込み後の閾値 電圧の分布を狭くし、過書き込みを防止することが可能 な不揮発性半導体記憶装置を提供しようとするものであ る。

[0009]

【課題を解決するための手段】この発明の不揮発性半導 体記憶装置は、制御ゲート及び浮遊ゲートを有する複数 のメモリセルがマトリクス状に配置され、1つのワード 線に複数のメモリセルの制御ゲートが接続されたメモリ セルアレイと、前記複数のメモリセルのうち、同時に選 択された複数のメモリセルの浮遊ゲートにデータを書き 込む書き込み手段と、前記データを書き込んだメモリセ ルに対して消去電圧を短時間供給し、メモリセルの閾値 電圧を若干低下させる消去手段とを具備している。

【0010】また、書き込み手段は、前記制御ゲートに 30 髙電位を供給する正の電位発生手段を有し、前記消去手 段は前記制御ゲートに負の高電位を供給する負の電位発 生手段を有している。

【0011】さらに、消去手段は、1つのワード線に接 続された複数のメモリセルに同時に負の高電位を供給す る。また、消去手段は、複数のワード線に接続された複 数のメモリセルに同時に負の髙電位を供給する。

【0012】さらに、書き込み手段は、データの書き込 み後、メモリセルの閾値電圧を検出する検出手段を有 し、前記消去手段はこの検出手段によって閾値電圧が所 40 定の電圧より高いメモリセルが検出された場合、負の高 電位を選択されたメモリセルの制御ゲートに供給する。

【0013】また、消去手段は、閾値電圧が最も低いメ モリセルの閾値電圧を0.1V~0.2V低下させるに 要する時間だけ複数のメモリセルに消去電圧を供給す る。さらに、消去手段は、メモリセルの制御ゲートに0 Vを供給し、基板に高電圧を供給してデータを消去す る。

 $\{0014\}$

去時に多く消去されるという現象を利用したものであ り、データの書き込みが終了したメモリセルに対して、 短時間消去電圧を供給することにより、閾値電圧が高い メモリセルの閾値電圧を下げて過書さ込みを防止してい

【0015】消去手段は、メモリセルの制御ゲートに負 の髙電圧を供給することにより、1本のワード線に接続 された複数のメモリセル、あるいは複数本のワード線に 接続された複数のメモリセル単位で閾値電圧を低下させ ることができる。

【0016】また、検出手段はデータ書き込み後のメモ リセルの閾値電圧を検出し、消去手段はこの検出手段に よって閾値電圧が所定の電圧よりも高いメモリセルが検 出された場合、消去動作を行うことにより、確実に過書 き込みを防止できる。

【0017】さらに、消去手段は閾値電圧が最も低いメ モリセルの閾値電圧を0.1V~0.2V低下させるに 要する時間だけ、消去動作を行うことにより、短時間に メモリセルの閾値電圧の分布を狭めることができる。 [0018]

【実施例】以下、この発明の実施例について図面を参照 して説明する。図1は、この発明の不揮発性半導体記憶 装置を示すものである。アドレス信号ADDはローアド レスパッファ(RAB)11及びカラムアドレスパッフ ァ(CAB)12に供給される。ローデコーダ(RD C) 13はローアドレスバッファ11から出力されるア ドレス信号をデコードし、メモリセルアレイ (MCA) 14のワード線を選択する。カラムデコーダ (CDC) 15は前記カラムアドレスバッファ12から出力される アドレス信号をデコードし、図示せぬセンスアンプを含 むデータレジスタ16を介してメモリセルアレっ14の ビット線を選択する。前記アドレス信号ADDは、さら にブロックデコーダ (BD) 17に供給される。このブ ロックデコーダ17は複数のNANDを選択する。選択 されたメモリセルから読み出されたデータは、前記デー タレジスタ16にラッチされ、このデータレジスタ16 にラッチされたデータは入出力パッファ(IOB)18 を介して出力される。また、データの書き込み時、入出 カパッファ18に供給されたデータはデータレジスタ1 6に転送され、このデータレジスタ16から選択された ビット線に供給される。

【0019】前記データレジスタ16には制御回路21 が接続されている。この制御回路21はメモリセルに対 するデータの書き込み、書き込みデータを確認するベリ ファイ、後述する過書き込みに対応して閾値電圧を若干 低下させる動作、メモリセルに記憶されているデータの 読み出し、及びメモリセルに記憶されているデータのー 括消去等を制御する。この制御回路21には昇圧回路 (BST) 19が接続されるとともに、消去タイミング 【作用】この発明は、閾値電圧が高いメモリセルほど消 50 発生回路(ETSO)22を介して消去電圧発生回路

(EVO) 20が接続されている。これら消去電圧発生回路20及び昇圧回路19は前記ローデコーダ13に接続されている。

100201前記昇圧回路19はデータの書き込み時に、制御回路21から出力されるクロック信号の1、の2に応じて書き込み電圧Vpp(20V)を生成する。消去電圧発生回路20は制御回路21の制御に応じて消去動作に使用する消去電圧-Vpp(-20V)を生成する。消去タイミング発生回路22はデータの書き込み終了後、制御回路21から出力される信号T1、T2に応じて生成した信号T3にって前記消去電圧発生回路20を短時間制御し、"0"データを書き込んだメモリセルに消去電圧-Vppを供給してメモリセルの閾値電圧を若干低下させる。

【0021】図2は、前記メモリセルアレイ14、プロ ックデコーダ17等を具体的に示すものである。図2に おいて、ブロックデコーダ17aはメモリセルアレイの 1つのプロックを選択するものである。このブロックデ コーダ17aはアドレスバスAD0~AD3に接続され ている。ブロックデコーダ17aの出力信号S1はトラ 20 ンスファーゲートT11の入力端に供給されるととも に、インバータ回路 I 1を介してトランスファーゲート T12の入力端に供給される。トランスファーゲートT 11を構成するNチャネルトランジスタのゲート、及び トランスファーゲートT12を構成するPチャネルトラ ンジスタのゲートには信号D1が供給され、トランスフ ァーゲートT11を構成するPチャネルトランジスタの ゲート、及びトランスファーゲートT12を構成するN チャネルトランジスタのゲートには信号D2が供給され ている。トランスファーゲートT11、T12の出力端 30 は、レベル変換回路しCの入力端に接続されている。

【0022】このレベル変換回路LCはVccレベルの信 号をVppレベルの信号に変換するものであり、このレベ ル変換回路LCからはVppレベルの相補出力信号S2、 S3が出力される。このレベル変換回路LCの出力信号 S2 はトランスファーゲートT20、 $T21\sim T2n$ を 構成するNチャネルトランジスタのゲートに供給され、 レベル変換回路LCの出力信号S3はトランスファーゲ 一トT20、T21~T2nを構成するPチャネルトラ ンジスタのゲートに供給されている。これらトランスフ 40 ァーゲートT20、T21~T2nの入力端には前記ロ ーデコーダ13の出力信号CG0、CG1~CGnが供 給され、これらトランスファーゲートT20、T21~ T2nの出力端はワード線WL0、WL1~WLnにそ れぞれ接続されている。各ワード線WL0、WL1~W LnにはNチャネルトランジスタN10、N11~N1 nのドレインが接続されている。これらNチャネルトラ ンジスタN10、N11~N1nのソースは接地され、 各ゲートには前記レベル変換回路 L C の出力信号 S 2 が 供給されている。

6

【0023】前記ワード線WL0、WL1~WLnには EEPROMによって構成されたメモリセルC00、C 01~C0nのコントロールゲートが接続され、各メモ リセルC00、C0i~C0mは電流通路が直列接続さ れている。メモリセルC00のドレインは第1の選択ゲ ートSG1のソースに接続され、メモリセルC0nのソ ースは第2の選択ゲートSG2のドレインに接続されて いる。第1の選択ゲートSG1のドレインはビット線B L0に接続され、ゲートはクロックドインバータ回路C Iの出力端に接続されている。このクロックドインバー 夕回路CIは電位VM の入力端と接地間に電流通路が直 列接続されたPチャネルトランジスタP20、P21 と、NチャネルトランジスタN20、N21によって構 成されている。PチャネルトランジスタP20のゲート には信号D3が供給され、NチャネルトランジスタN2 1のゲートには信号D1が供給されている。Pチャネル トランジスタP21及びNチャネルトランジスタN20 の各ゲートには前記レベル変換回路LCの出力信号S2 が供給され、各ドレインは第1の選択ゲートSG1のゲ ートに接続されている。さらに、第1の選択ゲートSG 1のゲートにはNチャネルトランジスタN31のソース が接続されている。このNチャネルトランジスタN30 のゲートには信号D3が供給され、ドレインには電位V ppが供給されている。

【0024】第2の選択ゲートSG2のソースはウェル電位Vwellに接続されている。この第2の選択ゲートSG2のゲートと前記ブロックデコーダ17aの出力端の間にはデプレション型のPチャネルトランジスタP40及びNチャネルトランジスタN40の電流通路が直列接続されている。これらPチャネルトランジスタP40及びNチャネルトランジスタN40のゲートには読み2の遅がートにはNチャネルトランジスタN50のソース、及びNチャネルトランジスタN51のドレインが接続されている。NチャネルトランジスタN50のゲートには信号D3が供給され、ドレインには電位Vpが供給されている。NチャネルトランジスタN51のゲートには信号D3が供給され、ドレインには電位Vpが供給されている。NチャネルトランジスタN51のゲートには書き込み制御信号WRが供給され、ソースは接地されている。

【0025】図2は、1NANDのみ示しているが、ワード線WL0、WL1~WLnには複数のNANDが接続されることはいうまでもない。また、図2において、ゲートとチャネルとの間に丸印を記載したトランジスタは閾値電圧が"0"に設定されたトランジスタである。【0026】図3は、前記昇圧回路19の一例を示すものである。この昇圧回路19は第1のチャージポンプ回

100267 図3は、前記昇圧回路19の一例を示すものである。この昇圧回路19は第1のチャージポンプ回路31と第2のチャージポンプ回路32が交互に配置され、これらが直列接続されている。前記第1のチャージポンプ回路31はキャパシタ31aとNチャネルトランジスタ31b、31cによって構成され、第2のチャー

ジポンプ回路32はキャパシタ32aとNチャネルトラ ンジスタ32b、32cによって構成されている。前記 第1のチャージポンプ回路31において、キャパシタ3 1 a の一端には前記制御回路 2 1 から出力されるパルス 信号φ1が供給されている。Nチャネルトランジスタ3 1 bのソースはキャパシタ31aの他端に接続され、ゲ ート及びドレインは電源Vccに接続されている。Nチャ ネルトランジスタ31 c のゲート及びソースはキャパシ タ31aの他端に接続され、ドレインは次段の第2のチ ャージポンプ回路32に接続されている。第2のチャー 10 ジポンプ回路32において、キャパシタ32aの一端に は前記制御回路21から出力されるパルス信号 φ2が供 給されている。Nチャネルトランジスタ32bのソース はキャパシタ32aの他端に接続され、ゲート及びドレ インは電源Vccに接続されている。Nチャネルトランジ スタ32cのゲート及びソースはキャパシタ32aの他 端に接続され、ドレインは次段の第1のチャージポンプ 回路31に接続されている。最終段の第2のチャージポ ンプ回路32の出力端と接地間にはツェナーダイオード 33a、33bが直列接続され、このツェナーダイオー 20 ド33a、33bは昇圧電圧を所定の電位にリミットし ている。

【0027】上記構成の昇圧回路19は、前記制御回路21から出力される図4に示すようなパルス信号 ϕ 1、 ϕ 2に応じて、第1、第2のチャージポンプ回路31、32が順次動作され、ツェナーダイオード33a、33bの両端から書き込み用の高電圧Vppが出力される。

【0028】一方、負の高電圧を発生する消去電圧発生回路20の回路構成は種々知られているが、例えば図3に示す昇圧回路19とほぼ同様の構成とし、この昇圧回 30路19のNチャネルトランジスタをPチャネルトフンジスタとし、電流の流れる方向を逆向きとすればよい。この消去電圧発生回路20は前記制御回路21の制御に応じて、電圧-Vppを発生する。

【0029】図5は、前記消去タイミング発生回路22を示すものである。ナンド回路22aのセット信号入力端には制御回路21から出力された信号T1、T2が供給される。このナンド回路22aの出力信号はインバータ回路22bを介してフリップフロップ回路22cのセット端子Sに供給される。このフリップフロップ回路22cの出力端Qから出力される消去指令信号T3は前記消去電圧発生回路20に供給されるとともに、前記消去遅延回路22dを介してフリップフロップ回路22cのリセット信号入力端Rに供給される。

【0030】上記構成において、図1、図2、図5に示す回路の動作について説明する。図2において、アドレスバスAD0~AD3にデータ"0101"が供給されると、ブロックデコーダ17aが選択され、このブロックデコーダ17aの出力信号S1がハイレベル(Vccレベル)となる。

8

【0031】データの書き込み時、信号D1、D2はそ れぞれハイレベル(Vccレベル)、ローレベル(0レベ ル)に設定される。このため、前記ブロックデコーダ 1 7aの出力信号S1は、トランスプァーゲートT11を 介してレベル変換回路LCに供給される。このレベル変 換回路LCの出力信号S2、S3は前記出力信号S1に 応じてそれぞれ0V、Vpp(20V)となる。このた め、これら出力信号S2、S3が供給されるトランスフ ァーゲートT20、T21~T2nは全てオン状態とさ れ、これらトランスファーゲートT20、T21~T2 nを介して前記ローデコーダ13の出力信号CG0、C G1~CGnがワード線WL0、WL1~WLnに供給 される。前記ローデコーダ13の出力信号CG0、CG 1~CGnのうち選択されたワード線に供給される信号 の電位はVppに設定され、非選択のワード線に供給され る信号の電位は中間電位VM (10V)に設定されてい

【0032】さらに、信号D3は0Vに設定されている ため、クロックドインバータ回路CIのPチャネルトラ ンジスタP20は導通状態となっており、クロックドイ ンバータ回路CIの出力端からは前記レベル変換回路L Cの出力信号S2に応じて、ハイレベル(Vм) とな る。このため、第1の選択ゲートSG1は導通状態とな り、ピット線BL0に印加されている電圧がメモリセル C00、C01~C0nに供給される。ここで、選択さ れているビット線の電位は0Vに設定され、非選択ビッ ト線の電位はVm に設定されている。したがって、選択 されたワード線とピット線の交点に位置するメモリセル のみ、そのコントロールゲートとチャネル領域(ウェ ル) 間の電位差が20Vとなり、F-Nトンネリングに よってチャネル領域からフローティングゲートに電子が 注入される。このとき、読み出し制御信号RD及び書き 込み制御信号WRはそれぞれOV、Vccに設定されてい るため、PチャネルトランジスタP40及びNチャネル トランジスタN51はオン状態とされている。したがっ て、第2の選択ゲートSG2のゲートは接地電位とされ ているため、第2の選択ゲートSG2はオフ状態とされ ている。

【0033】また、データの消去時、前記信号D1、D2はそれぞれ0 V、Vccに設定され、トランスファーゲートT11はオフ状態に設定され、トランスファーゲートT12はオン状態に設定される。したがって、レベル変換回路LCにはブロックデコーダ17aの出力信号S1が反転され、ローレベルの信号として供給される。このため、レベル変換回路LCの出力信号S2、S3はそれぞれVpp、0 Vとなり、各トランスファーゲートT20、T21~T2nは全てオフ状態となる。したがって、全ワード線WL1、WL2~WLnはローレベルとなる。この時、メモリセルが形成されている図示せぬウェルの電位をVpに設定することにより、全メモリセル

のフローティングゲートからチャネル領域に電子が引き 抜かれ、データが一括消去される。

【0034】この際、信号D3は電圧Vppに設定され、 読み出し制御信号RD、書き込み制御信号WRは0Vに 設定される。したがって、第1、第2の選択ゲートSG 1、SG2のゲートには電圧Vppが印加され、第1、第 2の選択ゲートSG1、SG2のゲート酸化膜に電圧V ppが掛からないようにしている。

【0035】さらに、データの読み出し時、前記ローデコーダ13の出力信号CG0、CG1~CGnは選択さ 10れたワード線に対応する電位が0V、非選択のワード線に対応する電位が電源電位Vccに設定され、信号D3はハイレベル、読み出し制御信号RD及び書き込み制御信号WRはそれぞれVcc、0Vに設定される。このため、第1、第2の選択ゲートSG1、SG2がオン状態とされる。したがって、ビット線にセル電流が流れるか流れないかによって、メモリセルに記憶されたデータが読み出される。

【0036】ところで、上記書き込み動作が終了すると、データ"0"を書き込んだメモリセルの閾値電圧が 20 ベリファイされる。この結果、このメモリセルの閾値電圧が例えば0.5 Vを越えていない場合、さらに、上記と同様の書き込み動作が所定時間実行される。このシーケンスはデータ"0"を書き込むメモリセルの閾値電圧が0.5 Vを越えるまで繰り返される。

【0037】このとき、メモリセル毎のデータ書き込み特性が大きくばらついていると、データ"0"を書き込んだメモリセルのうち、あるメモリセルは閾値電圧が0.7 Vとなり、別のメモリセルの閾値電圧は電源電圧Vccより高い、例えば5.2 Vとなっている場合がある。このように過書き込みされたメモリセルはデータの読み出し時にトランスファーゲートとして動作しなくなり、このメモリセルを含むNANDからはデータを読み出すことができなくなる。

【0038】そこで、ベリファイ動作を開始すると、制 御回路21は信号T1を図5に示す消去タイミング信号 発生回路22に出力する。ベリファイ動作に伴って閾値 電圧が電源電圧Vccより高いメモリセルを検出すると、 制御回路21は信号T2を消去タイミング信号発生回路 22に出力する。消去タイミング信号発生回路22のフ 40 リップフロップ回路22cは信号T1、T2がハイレベ ルとなった時点でセットされ、遅延回路22dに設定さ れた短時間の間、出力端から消去指令信号としての信号 T3を出力する。この信号T3は消去電圧発生回路20 に供給され、この消去電圧発生回路20はこの信号T3 に応じて消去電圧-Vppを図1に示すローデコーダ13 に供給する。このローデコーダ13は選択されているワ ード線に消去電圧-Vppを供給する。したがって、この 消去電圧が供給されたメモリセルは、そのフローティン グゲートから電子が放出され閾値電圧が若干低下する。

10

【0039】メモリセルの閾値電圧のばらつきは、前述した容量比が原因である場合、1本のワード線に接続されたメモリセルのうち、容量比の大きいメモリセルはデータの書を込み時フローティングゲートの電位が高くなり、容量比の小さいメモリセルに比べて電子の注入を量比の小さいメモリセルは、書き込み後の閾値電圧が容量比の小さいメモリセルはデータの消去時にコントロールゲートに、高い負の電圧を印加した場合、容量比の小さいメモリセルに比べてフローティングゲートの電位が高くなる。このため、容量比の大きいメモリセルは容量比の小さいメモリセルに比べてフローディングゲートの電位が高くなる。このため、容量比の大きいメモリセルは容量比の小さいメモリセルに比べて消去速度が速く、消去量も多い。

【0040】図6は、閾値電圧の異なるメモリセルのコントロールゲートに消去電圧-Vppを供給した場合における閾値電圧の変化を示すものである。例えば図6に示すように、データ書き込み後の閾値電圧が5.2VのメモリセルMC1と、閾値電圧が0.7VのメモリセルMC1と、閾値電圧が0.7VのメモリセルMC1の閾値電圧は0.6Vとなって過書き込みの状態を解消でき、メモリセルMC1の閾値電圧は0.6Vとなり、データ "0" の書き込み状態を保持できる。

【0041】特に、図7に示すように、閾値電圧のばらつきが少ない複数のメモリセルに同時に負の消去電圧を印加した場合、時間tleの範囲において、各メモリセルの閾値電圧が一致することが本発明の発明者によって確認された。したがって、消去時間を適宜設定することにより、メモリセルの閾値電圧を一致させることが可能となる。

【0042】負の消去電圧による消去時間は、メモリセルの前記容量比、及び消去電圧-Vppにもよるが、閾値電圧が最も低いメモリセルの閾値電圧を0.1V~0.2V低下させるのに要する時間とすればよい。但し、消去後のメモリセルの閾値電圧は0.5V以上であることは言うまでもない。

【0043】上記実施例によれば、メモリセルにデータを書き込んだ後、短時間消去電圧を印加することにより、データを書き込んだメモリセルの閾値電圧を下げている。したがって、メモリセルに対する過書き込みを防止できるとともに、閾値電圧の分布を狭くすることができる。

【0044】尚、上記実施例は、メモリセルにデータを書き込んだ後、閾値電圧をベリファイし、過書き込みが発生している場合、負の消去電圧を制御ゲートに短時間印加したが、これに限らず、メモリセルにデータを書き込む度に消去電圧を短時間印加するようにしてもよい。このような構成とすれば、過書き込みが発生していない場合においても、閾値分布を狭めるのに有効である。

【0045】また、上記実施例は、NAND型EEPR OMにこの発明を適用した場合について説明したが、これに限らず、F-Nトンネリングを用いてデータを書き込み、F-Nトンネリングを用いてデータを読み出すAND型EEPROM、あるいはDINOR (Divided NOR)型EEPROMにこの発明を適用することも可能である。

【0046】さらに、前記書き込み後の消去は1つのワード線に接続された複数のメモリセルに同時に負の高電位を供給したが、これに限らず、複数のワード線に接続 10された複数のメモリセルに同時に負の高電位を供給してもよい。

【0047】また、上記実施例は制御ゲートに負の高電圧を印加してデータを消去したが、これに限らず、制御ゲートを0Vととし、基板を正の高電圧としてとしてもよい。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。

[0048]

【発明の効果】以上、詳述したようにこの発明によれば、データの書き込み後、短時間消去することにより、*20

【図1】

12

*書き込み後の閾値電圧の分布を狭くし、過書き込みを防止することが可能な不揮発性半導体記憶装置を提供できる。

【図面の簡単な説明】

【図1】この発明の一実施例を概略的に示す回路構成図。

【図2】図1の要部を取出して示す回路図。

【図3】図1の要部を取出して示す回路図。

【図4】図3の動作を説明するために示すタイミングチャート。

【図5】図1の要部を取出して示す回路図。

【図6】書き込み後の消去動作を説明するために示す。

【図7】書き込み後の消去動作を説明するために示す。

【図8】従来のメモリセルの動作を説明するために示す回路図。

【符号の説明】


【図5】


14…メモリセルアレイ、16…データレジスタ、19 …昇圧回路、20…消去電圧発生回路、21…制御回 路、22…消去タイミング信号発生回路。


12 CDC ļ6 ,18 DRG IOB **ADD** RDC MCA RA CONT **ø**2 ,17 B D T1: 19 2,2 20 BST E VO **ETSO** Vpp -Vpp


【図4】


【図3】











フロントページの続き

(51) Int. C1. 6 H O 1 L 29/788 29/792 識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 29/78

371

(72) 発明者 松井 法晴 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内